对半导体相关业者来说，各式先进工艺的演进向来是左右技术与市场发展的关键。不过，随着工艺发展，也有迥然不同的作法可望问世，进而带来通盘改变，而3DIC便是其中之一。
对半导体业者而言，只要能兼顾高效能、低成本与小尺寸的特性，通常便能在这一领域攻城略地、站稳脚跟。而在过去的作法中，则多以工艺演进最为关键，随着工艺持续演进，便能提供更具效能、更便宜与更快问世的产品。
而在消费电子(CE)产品持续被期待能提供更多样功能的同时，也被要求能做得更小、更轻和更便宜。因此，半导体产业的重大挑战之一，即是如何找出整合设计的最佳解决方案，同时能满足现有或未来各种应用所需。正因为电子产品已从单一应用功能发展为多样化的应用功能，为了在有限的尺寸中装入更多的功能，整合性的系统单芯片(SystemonChip,SoC)就成了过去几年中致力发展的解决方案。
技术持续演进芯片整合方式纷呈
然而，目前SoC的发展也遇到了瓶颈，例如模拟与数字等不同生产技术的功能，不易通过SoC工艺整合在一起；又或者若要将这些功能勉强整合在一起来生产SoC，将会产生成本太高的问题。另外，SoC的问世时间，也同样是一大挑战。尤其该种技术先天上适合量大且生命周期长的应用，因此问世时间一向较长，也成设计快速汰换产品的致命伤。
因此，为了解决上述的两难问题，业界进而催生了称为系统级封装(SysteminPackage,SiP)的解决方案。SiP能将不同的元件通过封装技术整合在一起，为最终产品提供小而功能多样的解决方案。但不幸的是，当封装需求变得更复杂时，现有的SiP技术也遭遇到运行速度、功耗和尺寸等设计上的瓶颈。
为了让微型化的路能继续走下去，今日的封装技术已走向三维的设计方式。三维的设计技术虽有助于提升如闪存(FlashMemory)的应用效率，但其周边互连界面能力的好坏却又会是另一个限制因素，同时其成本也相当高。此外，采用三维封装虽能将各种芯片整合在一起，但因芯片与芯片之间的连结线路过长，进而会产生运算速度慢、高热和时序一致性等议题。
TSV问世立体封装技术旋风再起
值得庆幸的是，硅穿孔(ThroughSiliconVia,TSV)技术在近期逐步成熟。TSV是一种能让三维封装遵循摩尔定律(Moore’sLaw)演进的互连技术。它的设计概念其实是来自于印刷电路板多层化的设计策略。
过去通过边缘走线的方式来连结芯片或封装元件，让信号的传递须要经过很长的距离；相较之下，TSV通过将两、三层的晶圆堆栈在一起，并通过金属性孔洞的通道来进行垂直性的接线互连，能够将逻辑、内存和模拟等元件非常紧密地连结在一起，运作起来就像是SoC，但又能克服SoC所面对的瓶颈。
图1中比较了三种方法之间的差异所在，在SoC中，多颗芯片的功能都以硅工艺整合在单一芯片中。SoC能提供极佳的效能及功耗表现，但开发成本相当地高。由于消费性市场对整合功能的要求愈来愈复杂，SoC的开发时程也愈来愈长，如动辄12～18个月，但产品生命周期却很短(可能只有半年)。
